按性能來分類的話,晶振大致可以分為兩種,一種是有源器件,另一種是無源器件,它們的不同之處除了外觀上會有些不同之外,更重要的是各自發揮的作用.這兩種都同屬于晶振這個大類,但是有源晶振比無源的性能,成本,功能也更高,還有比較明顯的區別是二者的規格參數.無源的主要參數指標是頻率,頻率公差,負載電容,工作溫度和尺寸,有源的同是尺寸,電源電壓,腳位,輸出方式,功耗等.其中輸出方式和電壓是比較重要的,HCSL是振蕩器其中比較常用一種輸出邏輯,也是我們今天將要探討的主題.

圖14:HCSL驅動器輸出結構

HCSL驅動器選項僅在某些SiTime振蕩器系列中可用.HCSL輸出結構(見圖16)由14mA開關電流源驅動,通常通過50Ω電阻端接到地,如圖15所示.標稱信號擺幅為700mV.輸出端的開漏晶體管在幾千歐的范圍內具有相當高的阻抗.從AC的角度來看,輸出晶體管阻抗與50Ω負載電阻并聯,導致等效電阻非常接近50Ω.由于此接口中使用的走線具有50Ω的特征阻抗,因此從負載反射的任何信號都將在源處被吸收.通常,兩個小電阻R1和R2(見圖15)與高阻驅動器串聯.它們通過減慢輸出電流的快速上升來起到過沖限制器的作用,并且不會影響源上的阻抗匹配.SiTime晶振建議這些電阻為33Ω.

圖15:HCSL接口終端

使用LVPECL有源晶振驅動HCSL接收器
典型的HCSL接口采用電流模式驅動器,在源極使用50Ω至GND端接,在接收端使用無端接.此外,對于HCSL輸出驅動程序,LVPECL驅動程序可用于驅動HCSL輸入.圖16顯示了用于驅動具有LVPECL輸出的HCSL接收器的推薦終端原理圖.為了滿足HCSL接收器所需的750mV的VOH電平和0V的VOL電平,它采用交流耦合電容來分離源極和負載偏置電壓.
負載側的戴維寧等效終端還在接收器輸入上設置適當的共模電壓.電阻器RB為LVPECL驅動器提供適當的DC偏置.對于石英晶體振蕩器2.5V和3.3V工作電壓,建議的終端網絡組件值如圖16所示.

圖16:LVPECL到HCSL接口

使用LVPECL振蕩器驅動CML接收器

圖17:LVPECL到CML接口

大多數SiTime差分晶體振蕩器沒有CML輸出選項,但它們可用于使用LVPECL驅動器驅動CML接收器.在這種情況下,端接原理圖必須確保接收器輸入端的400mV單端電壓擺幅和VDD-200mV共模電壓[2].圖17顯示了推薦的終端原理圖,用于驅動具有LVPECL輸出的CML接收器.由于LVPECL和CML共模電壓之間存在較大差異,因此需要用于直流電流隔離的交流耦合電容.電阻RB用于LVPECL驅動器的正確偏置.接收器側的戴維南等效終端設置適當的偏置電壓,并與RB電阻一起確保正確的信號擺幅.

正在載入評論數據...

上一篇：人造石英晶體紅外線吸收系數轉換公式

下一篇：OCXO和TCXO振蕩器的穩定性降解

此文關鍵字： SiTime振蕩器資料 HCSL輸出晶振有源晶振驅動器

姓名：
郵箱：
正文：

資訊中心

金洛博客

SiTime建議的HCSL輸出晶振驅動器操作

相關資訊